Studijski program: Master, svi odseci MF

Naziv predmeta: VLSI Superkompjuteri: Reazilacije i Aplikacije

Nastvnik: Veljko Milutinovic

Status: Izborni

Broj ESPB: ?

Cilj:

Sticanje opstih i specificnih znanja iz projektovanja racunarskih sistema za VLSI.

Ishod:

Po zavrsetku ovog predmeta, student moze da projektuje jedno jezgro za many-core i multi-core superkompjuter, da realizuje i programira data-flow i wireless-flow superkompjuter, kao i da razume sustinu kvantnih superkompjutera.

Sadrzaj predmeta:

(1) Jezici za opis hardvera: VHDL i Verilog. Projektovanje i realizacija procesorskog jezgra za many-core control-flow paradigmu. Jezici za funkcionalnu verifikaciju procesorskih VLSI cipova: SystemC i SystemVerilog. (2) Projektovanje i realizacija procesorskog jezgra za multi-core control-flow paradigmu. FPGA: Altera i Xilinx. Projektovanje i programiranje racunara na bazi data-flow paradigme. Mapiranje algoritama na data-flow racunare. Poredjenje dataf-flow i control-flow racunara sa aspekata brzine, energije i zapremine. (c) Sistemi na bazi senzorskih mreza: Hardver, softver, proizvodi i aplikacije. (d) Sistemi na bazi kvantnih kola: Hardver, softver, proizvodi, aplikacije.

Literatura:

a. Milutinovic, V.,
   Surviving the Design of a 200MHz RISC MicroProcessor,
   IEEE Press, 1995 (edition 2015).

b. Milutinovic, V.,
   Surviving the Design of MultiProcessor Systems,
   Wiley, 2005 (edition 2015).

c. Milutinovic, V., Salom, J.,
   DafaFlow SuperComputers,
   Springer, 2015 (in production)

d. -,
   MultiScale DataFlow Programming,
   Maxeler, 2015 (in production)

e. Milutinovic, V., et al,
   Wireless Sensor Networks,
   Springer, 2010 (edition 2015)

f. Feynman, R.,
   Lecture Notes in Computer Science,
   Addison Wesley, 1995.


Broj casova aktivne nastave: 60 (30 predavanja + 30 vezbe)
Broj casova za domace zadatke: 60 (4 domaca zadatka, 20+20+10+10)

Ocena znanja:

60 domaci zadaci
10 prezentacija domacih zadataka pred svim studentima
30 ispit (pismeno i/ili uspeno)